Duales Pipelining - Wikipedia

Dual-Pipelining oder Dual-Pipeline ist eine der Computer-Pipelining-Techniken, um Anweisungen parallel auszuführen. ^[1][2][3]
Bei Parallelität auf Befehlsebene entspricht diese Welt fast Superskalar. ^[4]

1993 werden Intel P5 microarchitecture Pentium-Prozessoren mit Dual-Pipeling eingeführt. ^[4]
Mit dieser Technologie kann der Prozessor einen Befehl in zwei kürzere Befehle aufteilen und sie gleichzeitig ausführen, wenn er einen langen Befehl erhält. Wenn für ein voneinander unabhängiges Ergebnis separate Aufgaben ausgeführt werden müssen, können diese zeitsparend ausgeführt werden.

Hier ist ein Beispiel. Angenommen, es wird ein Befehl gegeben, um das Ergebnis von 14 * 27 + 512 ^ 2 zu finden. Die Reihenfolge der Operationen erfordert, dass zuerst 512 ^ 2 und dann 14 und 27 multipliziert werden müssen. Das Ergebnis dieser beiden Aktionen würde dann addiert. Dies erfordert drei Schritte. Beim dualen Pipelining würden die ersten beiden Aktionen gleichzeitig von verschiedenen Pipelines berechnet und dann addiert. Dieser Fall umfasst nur zwei Schritte und spart einen Schritt. In einem komplexeren Befehl können viele weitere Schritte gespeichert werden.

Siehe auch [ edit ]

Verweise und Notizen [ edit

1. ^
   Widergren, Robert D .; Chen, Wen-Hsiung; Fralick, Stanley C .; Tescher, Andrew G. (1978-12-15). "Discrete Cosine Transformator" (PDF) . patents.google.com . Patent- und Markenamt der Vereinigten Staaten. S. 5, 7. Anspruch 2:
   Schaltung nach Anspruch 1, bei der jedes Umsetz- und Addierschaltungsmittel einen Eingangsdatenbus und einen Ausgangsdatenbus aufweist, wobei zwei Speichermittel jeweils mit dem Eingang verbunden sind Datenbus-, Doppelpipeline-Registermittel, die jeweils mit einem Speichermittel verbunden sind, und ein Arithmetik-Logik-Einheitsschaltungsmittel, das mit dem Pipeline-Registermittel verbunden ist, um die Daten gemäß dem Verfahren zu addieren und zu subtrahieren und die resultierenden Daten auf den Ausgangsdatenbus zu bringen.
   


2. ^
   Jiang, Weirong; Prasanna, Viktor K. (24. Februar 2009). "Große Wire-Speed-Paketklassifizierung auf FPGAs" (PDF) . https://dl.acm.org/citation.cfm?id=1508162: ACM: 219–228. doi: 10.1145 / 1508128.1508162.
   In diesem Dokument werden die Funktionen der aktuellen FPGAs ausgenutzt und eine zweidimensionale Dual-Pipeline-Architektur mit Entscheidungsbaum für die Klassifizierung von Mehrfeldpaketen vorgeschlagen.
   


3. ^
   Nojiri, Naoto; Meng, Lin; Yamazaki, Katsuhiro (22. Februar 2015). "FPGA-basierte BLOB-Erkennung mit Dual-Pipelining (nur Abstract)". ACM: 267–267. doi: 10.1145 / 2684746.2689118.
   Diese Forschung zielt darauf ab, BLOBs so schnell wie möglich unter Verwendung der Dual-Pipelining-Bildverarbeitung auf dem FPGA zu erkennen.
   


4. ^{a [1945929] b}
   Docter, QUentin; Dulaney, Emmett; Skandier, Toby (2008). CompTIA A + Complete Study Guide: Prüfungen 220-601 / 602/603/604 . John Wiley & Sons. ISBN 9780470297537.
   Mit der Veröffentlichung der Pentium-Chips wurde das duale Pipelining eingeführt (auch als Superscalar Architecture bezeichnet), wodurch der Chip zwei Vorgänge gleichzeitig bearbeiten konnte.